# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

Requested Patent:

JP8017960A

Title:

**QEP STRUCTURE SEMICONDUCTOR DEVICE;** 

Abstracted Patent:

JP8017960;

**Publication Date:** 

1996-01-19;

Inventor(s):

TOBASE HIROMORI;

Applicant(s):

NEC KYUSHU LTD;

**Application Number:** 

JP19940148051 19940629;

Priority Number(s):

IPC Classification:

H01L23/12;

Equivalents:

JP2524482B2

ABSTRACT:

PURPOSE:To minimize the package size of a QFP structured semiconductor device as well as improving the electronic characteristics of a power supply system wiring.

CONSTITUTION:A power supply system outer terminal 5b is provided on the rear surface of a package different from the outer leads 3S, 3V protruded from the package side so as to cut down the outer terminal numbers on the package side for minimizing the package size. Besides, the power supply system wirings are made in planar shape to lower the inductance and conduction resistance in the power supply system wirings for abating the ground bouncing noise. Furthermore, a decoupling capacitor structure is to be formed by a power supply system plane 6a.

(19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-17960

(43)公開日 平成8年(1996)1月19日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 23/12

H 0 1 L 23/12

K

E

審査請求 有 請求項の数4 OL (全 5 頁)

(21)出願番号

(22)出願日

特願平6-148051

平成6年(1994)6月29日

(71)出願人 000164450

九州日本電気株式会社

熊本県熊本市八幡町100番地

(72)発明者 鳥羽瀬 浩守

熊本県熊本市八幡町100番地 九州日本電

気株式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

#### (54) 【発明の名称】 QFP構造半導体装置

#### (57)【要約】

【目的】QFP構造半導体装置のパッケージサイズ縮小 及び電源系配線の電気特性向上。

【構成】QFP構造半導体装置において、パッケージ側面から出ている外部リード3とは別にパッケージ裏面に電源系外部端子(5b)を設けることでパッケージ側面の外部端子数を減らし、パッケージサイを縮小する。また電源系配線をプレーン状にして電源系配線のインダクタンス及び導通抵抗を低減させグランドパウンス雑音の低減を行う。更に電源系プレーン6aによるデカップリング・コンデンサを形成する構造になっている。



1

#### 【特許請求の範囲】

【請求項1】 中央に隆起した素子搭載部および前記素子搭載部に連結するつば状の縁部を有する接地板と、前記接地板の前記素子搭載部が隆起している第1の面で前記素子搭載部および縁部にそれぞれ接合して設けられた半導体ペレットおよび、電源プレーンを内層として有する積層基板と、前記積層基板の前記縁部に接合する第1の面と対向する第2の面と前記電源プレーンとを結ぶ第1のスルーホールと前記半導体ペレットの電源端子との間の導通をとる接続手段と、前記積層基板の前記第2の10面に接合する複数の外部リードと、前記接地板の第1の面と対抗する第2の面および前記各外部リードの一部をそれぞれ露出させて封止するモールド樹脂とを有することを特徴とするQFP構造半導体装置。

【請求項2】 接続手段が第1のスルーホールに接合する外部リードおよび前記外部リードと半導体ペレットの 電源端子とを結ぶポンディング線である請求項1記載の QFP構造半導体装置。

【請求項3】 接続手段が、第1のスルーホールに連結し積層基板の第2の面に設けられた枠状ランドおよび前 20 記枠状ランドと半導体ペレットの電源端子とを結ぶボンディング線であり、前記積層基板の第2の面と電源プレーンとを結ぶ第2のスルーホールおよび前記第2のスルーホールに接合し接地板とは独立して設けられた枠状電源端子を有する請求項1記載のQFP構造半導体装置。

【請求項4】 素子搭載部の側壁部に開口が設けられている請求項1,2または3記載のQFP構造半導体装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、QFP構造半導体装置 に関し、特に半導体ペレットから外部端子までの電気的 配線に関する。

[0002]

【従来の技術】従来のクワッドフラットパッケージ(Q FP)構造半導体装置は、図6に示すように半導体ペレット1をアイランド3aに搭載し、ポンディング線4を介して半導体ペレットの端子である図示しないポンディングパッドと外部リード3とが電気的に接続されており、外部リード3の一部を露出してモールド樹脂2で封 40 止されている。

【0003】外部リード3は複数あってそれぞれ分離されており、信号端子、電源端子または接地端子として、パッケージ側面からそれぞれ突き出ていて、一般的にガルウィング状に成形されでいる。

[0004]

【発明が解決しようとする課題】この従来のQFP構造 ることができる。 る 半導体装置は、信号端子、電源端子および接地端子が個 体チップの電源端子 々に独立し、かつ全てパッケージ側面から外部へ突き出 とにより、外部リー しているため、多ピンになるほどパッケージ寸法が著し 50 用しなくてもよい。

く大きくなるという問題点があり、パッケージ寸法を小さくする為に外部リードの狭ピッチ化や電源端子およびまたは接地端子数の制限が必要になっている。しかし、狭ピッチ化が進むと外部リードの変形や加工精度上の理由から外部リード間の絶縁を確保して製造することや実装することが困難になる。電源端子数等を制限すると半導体チップ内の電源電位の均一化や安定性が犠牲になり電気的特性の良好な半導体装置が得られ難くなる。

【0005】本発明の目的は、多ピン化に伴なうパッケージ寸法の増大を抑制できる、いいかえると電気的特性を犠牲にすることなく電源端子およびまたは接地端子として使用する外部リード数を制限できるQFP構造半導体装置を提供することにある。

[0006]

【課題を解決するための手段】本発明のQFP構造半導体装置は中央に隆起した素子搭載部および前記素子搭載部に連結するつば状の縁部を有する接地板と、前記接地板の前記素子搭載部が隆起している第1の面で前記素子搭載部および縁部にそれぞれ接合して設けられた半導体ペレットおよび、電源プレーンを内層として有する積層基板と、前記積層基板の前記縁部に接合する第1の面と対抗する第2の面と前記電源プレーンとを結ぶ第1のスルーホールと前記半導体ペレットの電源端子との間の導通をとる接続手段と、前記積層基板の前記第2の面に接合する複数の外部リードと、前記接地板の第1の面と対抗する第2の面および前記各外部リードの一部をそれぞれ露出させて封止するモールド樹脂とを有するというものである。

【0007】前記接続手段は、前記第1のスルーホール に接合する外部リードと前記半導体ペレットの電源端子であるボンディングパッドとを結ぶボンディング線にすることができる。また、前記接続手段は前記第1のスルーホールに連結し前記積層基板の第2の面に設けられた枠状ランドおよび前記枠状ランドと前記半導体ペレットの電源端子とを結ぶボンディング線であり、前記積層基板の第2の面と前記電源プレーンとを結ぶ第2のスルーホールおよび前記第2のスルーホールに接合し前記接地板とは独立して設けられた枠状電源端子を設けることもできる

40 【0008】また、素子搭載部の側壁部に開口を設け素子搭載部の下にもモールド樹脂を充填してもよい。

[0009]

【作用】接地板の第2の面が露出しているので接地端子として使用でき、外部リードを接地端子用に使用しなくてもよい。更に電源プレーンと外部リードとを接続することにより、外部リードと接地板との間に容量をもたせることができる。あるいは、電源プレーンを介して半導体チップの電源端子に接続する枠状電源端子を設けることにより、外部リードを半導体装置の電源端子として使用しなくてもよい。

3

[0010]

【実施例】図1 (a) は本発明の第1の実施例の部分上面図で、QFP構造半導体装置の約1/2の部分を示している。図1 (b) は図1 (a) のX-X線断面図、図2は第1の実施例の部分裏面図、図3は接地板の部分斜視図である。

【0011】この実施例は、中央に隆起した素子搭載部 5 a および素子搭載部5 a に連結するつば状の縁部5 b を有する接地板5と、接地板5の素子搭載部5aが隆起 している第1の面で素子搭載部5 a および縁部5 bにそ 10 れぞれ接合して設けられた半導体ペレット1および、電 源プレーン6aを内層として有する積層基板6と、積層 基板6の、縁部5bに接合する第1の面と対向する第2 の面と電源プレーン6aとを結ぶ第1のスルーホール6 b (厳密にはスルーホール6bとそれに連結するランド 以下単にスルーホールという。) と半導体ペレット1の 電源端子 (図示しないボンディングパッド。) との間の 導通をとる接続手段と、積層基板6の第2の面に接合す る複数の外部リード3s.3vと、接地板5の第1の面 と対向する第2の面および各外部リード3s, 3vのー 20 部をそれぞれ露出させて封止するモールド樹脂2とを有 し、前述の接続手段が、第1のスルーホール6 bに接合 する外部リード3 v および外部リード3 v と半導体ペレ ット1の電源端子とを結ぶポンディング線4vであると いうものである。素子搭載部5 a の側壁部に開口5 c が 設けられているが、これはトランスァモールド成形時に 半導体ペレット1の下方に樹脂を充填し接地板とモール ド樹脂との密着性を向上させるためである。

【0012】接地板5は例えば厚さ0.127mmの銅 板をプレス加工して素子搭載部5aを設け開口5Cを設 30 けたもの、積層基板6は多層印刷配線板と同様のもので あり、セラミック多層基板やガラスエポキシ多層基板な どを用いることができる。なお、8 a ははんだ、8 b は ろう材(セラミック多層基板の場合)である。また、4 gは半導体ペレットの接地端子(ポンディングパッド) と素子搭載部とを接続するポンディング線、4sは半導 体ペレットの信号端子(ボンディングパット)と外部リ ード3sとを接続するポンディング線である。接地板の 縁部5bの裏面 (第2の面) が露出しているので半導体 装置の接地端子として使用でき、外部リードは全て信号 40 端子(3 s)と電源端子(3 v)だけである。また電源 プレーン6 a と接地板の縁部5 b とをそれぞれ一対の電 極とするデカップリング・コンデンサが電源端子(3) v) と接地端子との間に挿入されている構造になってい るので電源雑音を吸収でき半導体装置の安定動作が確保 される。また、ポンディング線4gが短くてよいので寄 生抵抗、寄生インダクタンスが約1/3に低減でき、前 述のデカップリング・コンデンサがあるのと相俟って半 導体チップ内の電源電位や接地電位の変動(グランドバ ウンス雑音など)を少なくできる。

【0013】図4(a)は本発明の第2の実施例の部分上面図、図4(b)は図4(a)のX-X線断面図、図5は第2の実施例の部分裏面図である。

【0014】第1の実施例との相違点は、接続手段が第 1のスルーホール66Aに連結し積層基板6の第2の面 に設けられた枠状ランド6 b B および枠状ランド6 b B と半導体ペレット1の電源端子とを結ぶボンディング線 4 v であり、積層基板5の第2の面と電源プレーン6 a とを結ぶ第2のスルーホール6cおよび第2のスルーホ ール6 c に接合し接地板5とは独立して設けられた厚さ 0. 127mmの銅板からなる枠状電源端子7を有する ことである。電源プレーン6 a と接地板5 b との対向面 積が第1の実施例よりは小さいが、外部リードは全て信 号端子3 s として使用できる利点がある。第1のスルー ホール6 b A としては、6 b や 6 c と同様にほぼ円柱状 もしくは円筒状の導電膜でもよいし、図示のように枠状 ランド6bBに沿って帯状をなす形状にしてもおい。多 ピンゲートアレイ品種の信号端子、電源端子および接地 端子は8. 1および1程度の比になっているが、端子ピ ッチ0.5mmの304ピンを例として本発明の第2の 実施例を適用するとパッケージ寸法を40mm×40m mから32mm×32mmに縮小することができる。

[0015]

【発明の効果】以上説明したように本発明は、パッケージの裏面に露出して接地板を設けたので、パッケージ側面へ伸びる外部リードを接地端子として使用しなくてすみ半導体装置を多ピン化してもパッケージ寸法の増大を抑制できる。接地板とは独立に枠状電源端子を設ければこの効果は一層大きくできる。接地板な枠状電源端子は外部リードに比べると寄生インダクタンスや寄生抵抗についても低減ができ、特に接地配線については、現状の1/3以下のレベルに低減可能である。更に内層として電源プレーンを有する積層基板を利用しているので電源プレーンと接地板との間のデカップリング・コンデンサと相俟って電源電位や接地電位の変動(グランドパウンス雑音)を低減できる効果もある。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例の部分上面図(図1

(a)) および図1 (a) のX-X線断面図 (図1

(b) ) である。

【図2】第1の実施例の部分裏面図である。

【図3】図1における接地板の部分斜視図である。

【図4】本発明の第2の実施例の部分上面図(図4

(a)) および図4 (a) のX-X線断面図(図4

(b)) である。

【図5】第2の実施例の部分裏面図である。

【図6】従来例を示す断面図である。

#### 【符号の説明】

1 半導体ペレット

50 2 モールド樹脂

(4)<sup>.</sup>

特開平8-17960

 $\mathbf{II}$ 

ш **Ⅲ**~3 

Ш 

Ш

Ш

5

外部リード 3 アイランド

3 a

外部リード(信号端子) 3 s

外部リード(電源端子)

ボンディング線 4

ポンディング線(半導体ペレットの接地端子と 4 g

接地板とを結ぶ)

ボンディング線(半導体ペレットの信号端子と 4 s

3 s とを結ぶ)

ボンディング線(半導体ペレットの電源端子と 10 8 b 4 v

5 接地板

5 a 素子搭載板

5 b 縁部

積層基板 6

電源プレーン 6 a

6 b, 6 b A, 6 c スルーホール

枠状ランド 6 b B

枠状電源端子

はんだ 8 a

ろう材

3 vまたは枠状ランド6 b B とを結ぶ)

【図1】

【図2】

